Гарвардська архітектура

Матеріал з Фізмат Вікіпедії
Перейти до: навігація, пошук
Architektura.jpg

Гарвардська архітектура

Гарвардська архітектура є комп'ютерної архітектури з фізично окремої зберігання та сигнальні шляхи для команд і даних. Термін походить від Гарвардський Mark I реле на комп'ютері, які зберігаються інструкції перфострічки (24 біт) і даних в області електро-механічних лічильників. Ці ранні машини мали зберігання даних цілком міститься в центральний процесор , і за умови, немає доступу до інструкції зберігання у вигляді даних. Програми повинні бути завантажені оператором; процесор не міг завантаження себе. Сьогодні більшість процесорів реалізації такого окремого шляху сигналу для збільшення продуктивності, але насправді здійснювати зміни Гарвардської архітектури , тому вони можуть підтримати таких завдань, як завантаження програми здискової пам'яті у вигляді даних та виконання.

Історія

Гарвардська архітектура була в основному в перші RISC- процесорів здійснюються послідовно. Сучасні процесори архітектури в Гарварді можуть заповнити кілька паралельних обчислень працює одночасно з даними і командами. Коли сигнальних процесорів від Texas сім'ї інструменти C6x, це можливо, наприклад, на строк до восьми переробних підприємств. Ще одна перевага поділу є те, що довжина слова даних (найменший адресується блок) і ширина командного слова можна встановити самостійно. Це може також, при необхідності, ефективність пам'яті програм потребує вдосконалення, тому що вони безпосередньо не залежать від шини даних, але тільки на набір команд. Це може, наприклад, в вбудовуваних системах і малих мікро -систем, щоб представляти інтерес. Однокристальний мікроконтроллер , що програми, які використовуються при роботі з фіксованими, як правило, архітектури Гарвардського університету. Відомі представники включають в себе ( PICmicro ) від Microchip Technology Инк , Intel -сімейства 8048 і 8051 і AVR серії від компанії Atmel . Значне розширення архітектури Гарвардського був розроблений американською компанією Texas на початку 1990-х років за рахунок введення супер Гарвардська архітектура зробив технологію, в якій заявив, сегменти пам'яті, як двупортовий модулі пам'яті працюють, хрест-навхрест між програмою - і дані автобуси є. Багато сучасні процесори використовують гібрид Гарварда та архітектури фон Неймана, в якому знаходяться в чіп процесора дані і програми кожен управляється окремо у власних кешах і MMUs мати і мають окремі внутрішні автобуси зовні, але лежать у спільній пам'яті. Коли процесор конвеєрної буде реалізований, то перевага цієї гібридної формі (на рівні процесора) є те, що окремі етапи трубопроводу можуть бути розділені з точки зору доступу до пам'яті. Типовим прикладом цього типу Motorola процесорів 68030

Стан пам'яті

В архітектурі Гарварда, немає ніякої необхідності, щоб зробити дві характеристики спогади акцію. Зокрема, слово ширину, терміни, технології реалізації, і адреса пам'яті,структура може відрізнятися. У деяких системах, інструкцій можуть зберігатися в постійній пам'яті в той час як пам'ять даних як правило, вимагає читання і запису пам'яті . У деяких системах є набагато більше пам'яті, ніж навчання пам'яті даних, з тим Інструкція адреси ширше, ніж дані адреси.

Контраст з фон Неймана архітектурах

Під чистий фон Неймана архітектуру процесора може бути як читання інструкції або читання / запису даних з / в пам'ять. Обидва не можуть відбуватися одночасно з інструкцій і даних використовують той же системну шину. У комп'ютері за допомогою архітектури Гарварда, процесор може читати інструкцію і виконує доступ до даних пам'яті в той же час, навіть без кеш-пам'яті. Гарвардська архітектура комп'ютера Таким чином, можна швидше для даної схеми складнощі, тому що команда отримує і доступ до даних, не боротися за єдиний шлях пам'яті. Крім того, машина Гарвардської архітектури різних кодів і простору даних адреса: нуль інструкції адреса не збігається з нульовою адресу даних. Інструкція нульової адреса може ідентифікувати двадцять чотири бітне значення, у той час як дані адреси нуля може вказувати на вісім байт біт, який не є частиною, що двадцять чотири бітне значення.

Контраст з модифікованою Гарвардської архітектури

Зміна архітектури Гарвардського машина дуже схожа на архітектуру машини Гарварді, але він розслабляє суворий поділ команд і даних, в той же час дозволяючи процесору одночасно отримувати доступ до двох (або більше) пам'яті автобусів. Найбільш поширені модифікації включає в себе окремі команд і даних кеша за підтримки загального адресного простору. У той час як процесор виконує з кешу, він діє як чиста машина Гарварді. При зверненні до підтримки пам'яті, він працює як машина фон Неймана (де код можна переміщати як дані, потужна техніка). Ця модифікація широко поширена в сучасних процесорах, таких як архітектура ARM і X86 процесори. Його іноді називають слабо архітектури Гарварда, забуваючи про те, що насправді "зміна". Інша модифікація забезпечує шлях між інструкцією пам'яті (наприклад, диск або флеш) і процесора, щоб слова з пам'яті інструкції слід розглядати як доступні тільки для читання даних. Цей метод використовується в деяких мікроконтролерів, в тому числі Atmel AVR . Це дозволяє постійно даних, таких як текстові рядки або функції таблиці, щоб отримати доступ без першої необхідності бути скопійовані в пам'ять даних, охорона мізерних (і енергоємної) пам'яті даних для читання / запису змінних. Спеціальні інструкції машинного мови передбачені для читання даних з пам'яті інструкції. (Це відрізняється від інструкцій, які самі вставляти постійні дані, хоча і для окремих констант два механізми можуть замінити один одного.)

Швидкість

В останні роки швидкість процесора зросла в багато разів у порівнянні з доступом швидкості оперативної пам'яті. Догляд повинні бути прийняті, щоб зменшити кількість разів основної пам'яті доступний для підтримки продуктивності. Якщо, наприклад, всі інструкції виконуються в процесор вимагає доступу до пам'яті, комп'ютер отримує нічого для збільшення швидкості процесора, проблема згадується як "пам'ять пов'язана". Це можна зробити дуже швидка пам'ять, але це тільки практичне значення для невеликої кількості пам'яті для вартості, потужності і маршрутизації сигналу причин. Рішення полягає в наданні невеликої кількості дуже швидкої пам'яті відомого як кеш процесора який містить останні відкриті дані. Поки дані, які процесор потреб в кеші, продуктивності, набагато менше, ніж це коли кеш буде розвернутися і отримати дані з оперативної пам'яті.

Внутрішня проти зовнішнього дизайну

Сучасні дизайни високої продуктивності процесора чіп включає аспекти як Гарвард і архітектури фон Неймана. Зокрема, зміни архітектури Гарвардського є дуже поширеним явищем. Процесора кеш-пам'ять розділена на кеш команд і кеш даних. Гарвардська архітектура використовується як процесор отримує доступ до кеш-пам'яті. У разі промах кеша, однак, дані витягуються з основної пам'яті, який формально не розділений на окремі команд і даних розділах, хоча це цілком може мати окремі контролери пам'яті, використовуваної для одночасного доступу до ОЗУ, ПЗУ та (NOR ) флеш-пам'яті. Таким чином, у той час як архітектура фон Неймана видно в деяких контекстах, наприклад, коли дані і код прийти через той же контролер пам'яті, апаратна реалізація набуває ефективність архітектури Гарвардського кеш-доступу і принаймні деякі основні доступу до пам'яті. Крім того, процесори часто мають буферів записи, які дозволяють процесорів продовжиться після пише без кешування регіонах. Природа фон Неймана пам'ять, то видимими, коли інструкції складені як дані процесора і програмного забезпечення повинні гарантувати, що кеш (дані та інструкції) і буфер запису синхронізовані, перш ніж намагатися виконати ті, хто тільки-письмових інструкцій.

Сучасне використання архітектури Гарвардського

Основною перевагою чистого Гарвардської архітектури одночасний доступ до більш ніж однієї системної пам'яті, була скорочена на зміну процесорів Гарвардського використанням сучасних кеш процесора системи. Щодо чисті машини Гарвардська архітектура в основному використовуються в додатках, де компроміси, такі як вартість і економія енергії від минаючи кеш, переважують програмування штрафи від наявності різних кодів і простору даних адрес.

Цифрові сигнальні процесори

Цифрові сигнальні процесори (DSP) в цілому виконує невеликі, високо оптимізовані аудіо-та алгоритми обробки відео. Вони уникають кеші, тому що їх поведінка повинна бути дуже відтворювані. Труднощі, впоратися з кількома адресними просторами мають другорядне відносяться до швидкості виконання. У результаті, деякі ЦСП кілька спогадів даних в різних адресних просторах для полегшення SIMD і VLIW обробки. Texas Instruments TMS320 C55x процесорів, як один з прикладів, є кілька паралельних шин даних (два записи, три читання) і одна команда автобусом.

Мікроконтролери

Мікроконтролери характеризуються наявністю невеликої кількості програм ( флеш-пам'ять ) і даних ( SRAM ) пам'яті, без кешу, і скористатися архітектури Гарвардського для прискорення обробки одночасного навчання та доступу до даних. Окремі засоби зберігання програм і даних спогади можуть мати різну ширину небагато, наприклад, з використанням 16-бітних інструкцій і 8-бітний даних. Вони також означають, що інструкції попередньої вибірки може виконуватися паралельно з іншими видами діяльності.Приклади включають, AVR від Atmel Corp , ПІК від Microchip Technology, Inc і ARM Cortex-M3 (не всі чіпи ARM мають Гарвардська архітектура). Навіть у цих випадках вона часто мають спеціальні інструкції для доступу до пам'яті програм, даних тільки для читання таблиць або для перепрограмування.

Джерела інформації

Література

Дивіться також


Корисні посилання